亚洲午夜一区二区_久久网一区二区三区_中文字幕亚洲在线_国产精品成人一区二区三区吃奶_亚洲五码久久_皇色视频在线

1) 本科或研究生学历，电子、通信、计算机、自动化类相关专业；
2) 具备以下专业知识/技能：
a) Verilog、VHDL或SystemVerilog等一种及以上HDL语言；
b) 同步逻辑设计方法，掌握异步信号处理方法；
c) 时序约束、分析及设计；
d) 仿真验证的基本思想及方法。
3) 学习能力强，良好的沟通能力和团队协作精神，心态积极，性格开朗。

联系我时，请说是在临沂招聘网上看到的，谢谢！