Êý×Öµç·(IC)Éè¼Æ¹¤³Ìʦ,Äêн10-50ÍòÔª£¬ÃæÒ飬
1) Ö÷Òª´ÓÊÂÉäÆµÐ¾Æ¬µÄÊý×Öµç·Éè¼Æ
2) ϵͳËã·¨µÄverilog ʵÏÖ
3) RTLÉè¼Æ¡¢·ÂÕæ¡¢FPGAÑéÖ¤¡¢ÎïÀí×ÛºÏ
ְλҪÇó£º
1) ΢µç×Óרҵ£¬Ë¶Ê¿ÒÔÉÏѧÀú£»´ÓÊÂICÉè¼ÆÈýÄêÒÔÉÏ£¬
2) 3ÄêÒÔÉϵĵç·Éè¼Æ¾Ñ飬1ÄêÒÔÉϵÄÂß¼Éè¼Æ¡¢·ÂÕæºÍ×ۺϵÄÓÅÏÈ£»
3) ¾«Í¨VERILOGºÍ·ÂÕæ¹¤¾ß£¬ÊìϤVCS, Modelsim, Design compiler, Astro£»
4) ÊìϤFPGA,¸÷ÖÖMCU£»
ÓÐÒâÕßÖ±½ÓÇëÀ´µç0771-2259088 ³ÌÏÈÉú 13923795088
ÄÏÄþÊÐÎåÒ»Î÷·12-33ºÅ
E-Mail:chcic@139.com
ÁªÏµÎÒʱ£¬Çë˵ÊÇÔÚÁÙÒÊÕÐÆ¸ÍøÉÏ¿´µ½µÄ£¬Ð»Ð»£¡